最新記事へ
芯解説半導体技術

SEMICON SHINBUN / TECHNICAL NOTE

電源配線をウエハーの裏側へ――バックサイド電力供給が微細化を支える理由

信号と電源の混雑を分離するBSPDNの構造、製造フロー、IRドロップ低減の意味と、薄化・熱・反りまでを整理する。

セミコン芯聞 編集部 / 公開資料に基づく技術解説

先端ロジックでは、トランジスタを小さくするだけでは性能を伸ばしにくい。回路へ電力を運ぶ金属配線が信号線と同じ表面側を占め、電圧降下と配線混雑が設計余裕を削るからだ。バックサイド電力供給ネットワーク(BSPDN)は、電源の幹線をウエハー裏面へ移し、表面を主に信号へ返す。単なる配線の引っ越しではなく、素子、配線、薄化、接合、設計手法を一体で組み直す技術である。

FIG.01BACKSIDE POWER DELIVERY / SCHEMATIC SECTION
バックサイド電力供給ネットワークの模式断面表面信号配線、トランジスタ、シリコン、裏面ビア、裏面電源レールを上下に示すFRONTSIDE SIGNAL INTERCONNECTNANOSHEET TRANSISTOR PLANETHINNED SILICONBACKSIDE POWER RAILnTSV / CONTACT
表面の信号配線と裏面の電源配線を分離する考え方。層数・寸法は模式的で、特定製品の断面ではない。
01

表面配線だけでは、電源と信号が場所を奪い合う

従来のチップでは、外部から入った電力は表面側の多層配線を通り、上層から下層へ段階的に降りてトランジスタへ届く。同じ配線層にはクロックやデータ信号も走る。微細化でセルが縮んでも、電源線は電流を運ぶため一定の幅と密度が必要で、信号の通り道だけを比例して縮めることはできない。結果として配線混雑が強まり、遠回りした電流経路の抵抗によるIRドロップも無視しにくくなる。

BSPDNでは、ウエハーを反転して支持基板へ接合し、裏面からシリコンを薄くした後、裏面金属層を形成する。裏面の太い電源レールからnano-TSVや直接裏面コンタクトを介して、埋め込み電源レールまたは素子のソース領域へ短い経路で接続する。imecがIEDM 2023で報告した試作は、裏面へ移した電源網でIRドロップ低減と配線効率向上を狙い、SiGeのエッチストップ層を利用した極薄化と裏面工程後の特性回復まで示した。

02

利点は二つ――短い電源経路と、空いた表面配線

第一の利点は電力経路の抵抗とインダクタンスを下げやすいことだ。電源を表面上層から何段も降ろす代わりに、裏面から素子近傍へ直接届ければ、局所的な電圧低下を抑えやすい。電源電圧が下がるほど、同じ絶対値の電圧降下が回路速度に占める影響は大きくなるため、この差は先端ノードで重くなる。もっとも、効果は配線寸法、コンタクト抵抗、電流分布に依存し、BSPDNという名称だけで一律に決まるものではない。

第二の利点は表面側の資源を信号へ振り向けられることだ。電源レールとビアが減れば、セル内の信号配線やクロック配線の自由度が増す。Nature Electronicsが紹介したIBM ResearchとSamsung Electronicsの直接裏面コンタクトでは、深いトレンチビアと表面の電源コンタクトを省き、同じナノシート幅とトランジスタ間隔の条件でセル高さを25%縮めたと報告された。ただしこれは特定構造の研究結果であり、製品全体の密度向上率へそのまま置き換えることはできない。

接続方式には段階がある。比較的保守的な構成では、裏面のグローバル電源網をnano-TSVで表面近くの埋め込み電源レールへ結ぶ。より積極的な構成では、裏面コンタクトをソース領域へ直接つなぎ、セル内の表面電源構造そのものを減らす。後者ほどセル縮小の余地は大きい一方、コンタクト位置、寄生抵抗、局所応力を素子形成工程から管理する必要がある。BSPDNは一種類の完成形ではなく、どこまで電源経路を裏へ移すかという設計選択の集合である。

03

裏面化が持ち込む三つの設計課題

最大の難所は、薄化したウエハー上で小さな接続先を正確につかむことだ。IEEE Transactions on Electron Devicesの2024年論文は、極薄化とモリブデン充填の細長いnano-TSVを組み合わせ、裏面パターニングの重ね合わせ余裕を緩和する方法を示した。これは裏面配線だけでなく、表面工程で準備した位置基準、薄化ばらつき、ビア形状、金属埋め込みを連動させなければならないことを意味する。接続抵抗や欠陥を抑えつつ設計余裕を確保するには、工程統合とレイアウトの共同最適化が欠かせない。

次に熱と機械変形がある。電源金属を裏面へ増やすと熱の逃げ方は変わり、電流が集中する場所と放熱経路の配置が相互に効く。さらに表裏の材料構成が非対称になるため、銅と絶縁膜、シリコンの熱膨張差がウエハー反りを生む。IEEE Journal of the Electron Devices Societyの2025年査読論文では、裏面銅配線密度が高いほど熱応力と反りが増える傾向が有限要素解析で示された。電気的に太い電源網を置けばよいのではなく、熱、反り、後工程の扱いやすさまで含む面密度設計が必要になる。

最後は設計基盤である。電源網を裏面へ分けても、表面の信号配線、セル配置、クロック、パッケージからの給電点は一つの回路としてつながる。従来の設計ルールや電源解析を一部だけ流用すると、裏面ビアの位置や熱集中を後から直せない。BSPDNの価値は、素子単体の性能よりもシステム技術協調最適化(STCO)で引き出される。どの接続方式を採るかは、密度、電圧余裕、コスト、製造難度の配分で変わる。

04

製品ロードマップは「効果」と「実装条件」を分けて読む

TSMCはA16について、ナノシートトランジスタと裏面電源レールを組み合わせ、表面配線を信号へ使いやすくし、IRドロップを減らすと説明している。2026年9月8日に確認した同社資料では、N2P比で同一電圧時8~10%の速度向上、同一速度時15~20%の消費電力低減、最大1.10倍の密度を掲げる。ただし、これらはTSMCが想定する設計条件に基づく企業公表値であり、独立研究がすべての製品で同じ数値を保証したものではない。

見るべき点は「裏面化したか」だけではない。素子への接続が埋め込みレール経由か直接接触か、ウエハー薄化をどう止めるか、裏面ビアの材料と形状は何か、パッケージからどこへ給電するかで、得られる余裕と製造負担は変わる。BSPDNは微細化を一世代延ばす魔法の部品ではなく、配線の役割分担を根本から変えて設計自由度を取り戻す基盤技術として理解するのが正確だ。

SRC

参照した公開資料

本文は以下の公開資料を出発点に、編集部が技術的な背景を整理したものです。

  1. imec / IEDM 2023 Proceedings Paper――Backside Power Delivery: Game Changer and Key Enabler of Advanced Logic Scaling
  2. IEEE Transactions on Electron Devices / 2024 論文――Backside Power Delivery With Relaxed Overlay for Backside Patterning
  3. Nature Electronics / 2024 Research Highlight――Powering from behind
  4. IEEE Journal of the Electron Devices Society / 2025 査読論文――Process-Induced Warpage Behavior in BSPDN Fabrication
  5. TSMC公式 / A16 Technology(企業公表値、2026年9月8日確認)

本記事は記事末尾に掲げた公開資料のみを参照しています。特定企業・顧客の非公開情報は使用していません。