SEMICON SHINBUN / TECHNICAL NOTE
チップレットとは何か――「一枚の大きなチップ」を分けてつなぐ理由
機能を複数のダイに分けてパッケージ内で接続するチップレット。再利用と異種プロセスの利点、接続・熱・電力の設計課題を整理する。
セミコン芯聞 編集部 ／ 公開資料に基づく技術解説
チップレットは、大きな半導体をただ小さく切り分ける手法ではない。演算、入出力、メモリ接続などの機能を複数のダイに分け、パッケージ内の短い配線で一つのシステムとして動かす設計の考え方である。機能ごとに適した製造プロセスを選び、実績のある回路を再利用できる一方、ダイの境界を越える通信、電力供給、放熱、組み合わせの検証は新たな設計課題になる。利点だけでなく、何を一枚に残し、何を分けるかという判断を理解することが重要だ。
「分割」ではなく、機能単位で組み立てる
従来のモノリシックSoCは、CPU、アクセラレータ、キャッシュ、入出力回路などを一枚のダイに集積する。内部配線は短く、設計条件を一体で最適化しやすい。ただし、機能が増えてダイが大きくなるほど、すべてを同じ製造プロセスで作る必要性と、一つの設計変更が全体に及ぼす影響が大きくなる。
チップレット構成では、演算ダイ、入出力ダイ、キャッシュや専用アクセラレータなどを別々に設計し、インターポーザやパッケージ基板上で接続する。ここでの単位は物理的な切れ端ではなく、再利用や置き換えが可能な機能ブロックである。製品系列の間で同じ入出力ダイを使い、必要な演算ダイの数を変える、といった構成も考えやすくなる。
この分け方に唯一の正解はない。頻繁に改良する演算部と、比較的成熟したプロセスで実装できる入出力部を分けることには意味がある。一方、常に大量のデータを往復させる機能まで分離すると、境界の通信がボトルネックになり得る。チップレットは「細かく分けるほど良い」のではなく、変更頻度、面積、通信量、電力、製造条件を同時に見て境界を置く設計である。
異なるプロセスと設計資産を組み合わせる
すべての機能が最先端の微細化を同じ程度に必要とするわけではない。高密度な演算ロジックには新しいプロセスが有利でも、アナログ回路や高速入出力、電源管理では別の特性や実績が優先されることがある。機能を別ダイにすれば、それぞれに適したプロセスを選ぶ余地が生まれる。既に設計・製造実績のあるダイを次の製品でも使えるなら、全体を毎回作り直す範囲も抑えられる。
小さなダイは大きな一枚のダイより欠陥の影響を局所化しやすく、製造上の選択肢を増やせる。ただし、これは完成品のコストが自動的に下がるという意味ではない。複数ダイの製造、先端パッケージ、組み立て、設計ツール、歩留まりの組み合わせが最終的な経済性を決める。分割で得る柔軟性が、接続とパッケージの追加コストを上回るかを製品ごとに見積もる必要がある。
UCIe Consortiumは、異なる提供元のチップレットをパッケージ内で接続するため、物理層からプロトコル、ソフトウェアまでを含むオープンなダイ間接続仕様を公開している。標準化は接続条件を共有しやすくするが、仕様に適合すればどのダイでも直ちに交換できるわけではない。電力、起動順序、熱設計、機械寸法、セキュリティ、システム管理まで揃って初めて、一つの製品として成立する。
ダイ間の境界には通信の代償がある
一枚のダイ内部の配線に比べ、ダイ間の信号は送受信回路やパッケージ配線を通る。そのため、帯域を増やすほど配線本数や消費電力、配置の制約が厳しくなり、距離や接続方式によって遅延も変わる。Chalmers University of Technologyなどの研究者による2025年の分析も、チップレット間通信の帯域制限と遅延、非均一なメモリアクセスが性能設計の中心課題になることを示している。
設計者は、どのデータをどのダイに置き、どの通信を境界の内側に閉じ込めるかを考える。キャッシュの配置、メモリとの距離、通信経路、プロトコルのオーバーヘッドを別々には決められない。処理を分散できても、必要なデータが毎回別ダイにあれば、演算器を増やした効果が通信待ちで薄れる可能性がある。
したがって、モノリシックとチップレットの比較はトランジスタ数だけでは不十分だ。同じ処理を実行するときのダイ間トラフィック、待ち時間、送受信に使う電力、パッケージ上の配線密度まで含めて評価する。チップレット化は集積の限界を消す魔法ではなく、限界の一部をダイ内部からパッケージとシステム設計へ移す方法とも言える。
電力と熱はパッケージ全体で設計する
複数の高性能ダイを近接配置すると、総消費電力だけでなく熱の位置が問題になる。演算ダイを密集させれば局所的な温度上昇が起きやすく、隣接する入出力回路やメモリ接続の動作余裕にも影響する。ヒートスプレッダや冷却器へ熱を逃がす経路と、信号配線を短くしたい配置要求が衝突することもある。
電力供給も同様である。各ダイに必要な電圧と電流を届けながら、電圧降下やノイズを抑えなければならない。パッケージ基板、インターポーザ、バンプ、オンチップ配線は連続した電力網をつくるため、一部分だけを最適化しても十分ではない。ダイの配置は通信、熱、電力の三つを同時に調整する作業になる。
さらに、複数ダイを組み合わせた状態で、起動、障害処理、ファームウェア更新、状態監視をどう行うかも決める必要がある。UCIe 2.0以降の仕様が管理性やデバッグを扱うのは、ダイ間リンクが単なる配線ではなく、製品の運用境界でもあるためだ。性能が出る接続と、長期に管理できるシステムは同時に設計されなければならない。
見るべきはダイの数ではなく、境界の理由
チップレット製品を読むときは、まず何の機能が分かれているかを見る。次に、その境界を越えるデータ量と、各ダイに選ばれた製造プロセスを確認する。最後に、どのようなパッケージで接続し、電力と熱をどう扱うかを見る。この順番なら、「何個のダイを載せたか」という表面的な比較から離れられる。
分割の目的が設計資産の再利用なのか、製造プロセスの使い分けなのか、製品系列の拡張なのかによって、良い境界は変わる。逆に、ダイ間通信が多く、パッケージの複雑さが増すだけなら、一枚に統合する利点が残る。重要なのはチップレットという名称ではなく、分けることで得る価値と、境界で支払う代償が対応しているかである。
半導体の競争軸は、最小の製造寸法だけでは説明しにくくなっている。どの機能をどのプロセスで作り、どの接続で組み合わせ、システムとしてどう運用するか。チップレットは、その選択をパッケージの中まで広げる設計手段である。だからこそ、ダイ単体の性能だけでなく、接続・電力・熱・管理を含む全体設計で判断したい。
参照した公開資料
本文は以下の公開資料を出発点に、編集部が技術的な背景を整理したものです。
本記事は記事末尾に掲げた公開資料のみを参照しています。特定企業・顧客の非公開情報は使用していません。