FinFETとGAAナノシートのゲート構造比較

GAAナノシート・トランジスタの核心は、単に「FinFETの次の形」であることではない。薄い板状のチャネルを縦に積み、ゲートが各チャネルを四方から囲むことで、短いチャネルでも電流のオンとオフを制御しやすくする。同時に、シートの幅を変えて駆動電流と面積・容量の釣り合いを設計できる。しかし、その自由度はSi/SiGe積層、チャネル解放、内部スペーサーなど新しい製造難度と表裏一体である。

FIG.01FINFET / GAA NANOSHEET

FinFETとGAAナノシートのゲート配置を比較する定性的な模式図。寸法、層数、材料構成は製品・工程により異なる。

FinFETで残った「下側」をゲートが囲む

平面型MOSFETからFinFETへの転換では、チャネルを細いフィン状に立て、ゲートを上面と両側面の三方向に回り込ませた。平面の一面だけから電界をかける構造より、ゲート電圧でチャネルを制御しやすい。一方、寸法をさらに縮めると、ソースとドレインの距離が短くなり、ゲートをオフにしても電流が漏れやすくなる。フィンを高く、薄く、近接させるだけでは、加工ばらつきと駆動力の両立が難しくなる。

GAAはGate-All-Aroundの略で、板状または線状のチャネルの周囲をゲート材料で包む。ナノシート型では、複数の薄いシリコンシートを縦に重ね、それぞれの上・下・側面へゲートを形成する。FinFETでゲートに接していなかったチャネル下側にも電界が届くため、ゲートから離れた場所に意図しない電流経路が生じるのを抑えやすい。

imecは2025年の技術解説で、GAAナノシートが短チャネルでもゲート制御を改善し、2nm相当世代のロジックとSRAMセル縮小の中心になると説明している。ただし「四方を囲めば必ず低電力になる」という単純な関係ではない。しきい値電圧、接触抵抗、寄生容量、配線負荷を含む回路全体で、オン電流とオフ時漏れの均衡を取る必要がある。

縦に積むことで、限られた幅を電流経路に使う

トランジスタがオンのときに流せる電流は、チャネルの有効幅と関係する。FinFETでは一本のフィンの周囲を電流経路として使い、必要な駆動力に応じてフィンの本数を増やす。ただし標準セルの高さを縮めると、配置できるフィン数は離散的に減る。一本では不足し、二本では面積が増えすぎるという設計上の段差が生じる。

ナノシートでは板状チャネルを縦方向に複数積むため、同じ平面上の占有幅でも複数の電流経路を持てる。さらにシートの横幅を調整すれば、駆動電流を連続的に近い粒度で設計できる。高速な論理ゲートには広いシート、負荷が小さい回路には狭いシートを割り当て、電流能力と面積、寄生容量の釣り合いを選ぶ余地が広がる。

Samsung Foundryも、自社のMBCFETと呼ぶナノシートGAAについて、チャネル幅を変えて電力と性能を用途別に調整できる点を設計上の利点としている。これは特定企業の実装説明であり、同社が公表した性能・電力・面積の改善値は同社5nm工程との条件付き比較である。GAAという構造名だけから、異なるファウンドリーや製品の優劣を直接推定することはできない。

シートは「削って残す」工程で現れる

模式図では独立したシリコン板を積み上げたように見えるが、実際の工程はもっと複雑である。代表的な流れでは、シリコンとシリコンゲルマニウムを交互にエピタキシャル成長させ、積層全体を細いフィン形状に加工する。ソース・ドレインを形成した後、犠牲層となるSiGeを選択的に除去してシリコン層を解放し、その隙間へ高誘電率膜と金属ゲートを回り込ませる。

ここでは、解放後のシート厚さと形状を均一に保つことが電気特性へ直結する。積層の変形、エッチング選択比、狭い空間へのゲート材料充填がずれれば、シートごとに電流やしきい値がばらつく。縦に積んだチャネルは面積効率を高める一方、下側のシートまで同じように加工できるかという三次元の工程管理を要求する。

もう一つの要点が内部スペーサーである。ゲートとソース・ドレインの間を絶縁し、寄生容量を抑えるため、SiGe層の端を横方向に後退させて小さな空隙をつくり、そこへ誘電体を埋める。imecはこの形成をナノシート工程で最も複雑なモジュールの一つとして挙げる。ゲートの制御力を得る代わりに、材料成長、選択エッチング、微細埋め込みの精度が量産性を左右する。

設計自由度はDTCOで初めて価値になる

シート幅を選べることは便利だが、トランジスタ単体の幅だけを最大化すればよいわけではない。幅を広げれば駆動電流を増やせる一方、隣接するnMOSとpMOSの間隔、ゲート材料の作り分け、接触配線の場所が厳しくなる。狭くすればセルを縮めやすいが、必要な電流を確保するために別の回路段数や配置が増える可能性がある。

そこで製造技術と回路設計を同時に調整するDTCO、すなわちDesign-Technology Co-Optimizationが重要になる。標準セルの高さ、シート数と幅、電源配線、コンタクト、配線ピッチを一体で検討し、同じ工程でも高速向け、低消費電力向けなど異なる設計点をつくる。構造の自由度は、設計ルールとライブラリへ落とし込めて初めて製品の性能になる。

熱と自己発熱も無視できない。縦積みチャネルの周囲をゲートと絶縁膜が囲み、接触構造も密になるため、発生した熱をどの経路で逃がすかを考える必要がある。さらに微細化ではトランジスタより上の配線抵抗や電源供給が回路速度を制限する割合も増える。GAAへの移行はフロントエンドだけの刷新ではなく、標準セル、配線、電源を含む統合設計の変更である。

「何nmか」より、構造と実装条件を見る

Samsung Electronicsは2022年6月、GAAを適用した3nm工程の初期生産開始を公表した。これはナノシートGAAが研究試作だけでなく量産工程へ入った重要な事例である。ただし、ノード名はトランジスタの一つの実寸をそのまま表す物差しではなく、企業ごとに設計ルールや密度、性能条件が異なる。GAA採用とノード名称は分けて読むべきだ。

技術発表を見るときは、まずチャネルがナノワイヤーかナノシートか、何層を積み、幅をどう選ぶのかを確認する。次に、比較基準となる旧工程、電圧、回路、面積の条件を読む。最後に、性能値だけでなく、内部スペーサー、接触抵抗、ばらつき、配線と熱の課題がどこまで検証されているかを見る。企業が示す最大改善値は、製品で常に同時達成される保証ではない。

GAAナノシートの意味は、ゲートがチャネルを四方から制御する電気的な利点と、シート幅を設計変数にできる柔軟性にある。一方で、その価値を量産品へ移すには、積層を均一に作り、犠牲層を選択的に除去し、狭い隙間へ絶縁膜と金属を形成する工程が必要になる。FinFETの限界を一つ越える構造であると同時に、製造と設計の協調をさらに深くする技術である。

SRC

参照した公開資料

本文は以下の公開資料を出発点に、編集部が技術的な背景を整理したものです。

本記事は記事末尾に掲げた公開資料のみを参照しています。特定企業・顧客の非公開情報は使用していません。