ケルビンソースで何が変わるか――ゲートの戻り道と電力ループを分けて読む

同じソースでも、同じ電圧とは限らない

MOSFETの導通を決めるのは、ゲートとチップ内部のソースとの電圧差である。ドライバの出力端子で設定した電圧が、そのまま内部へ届くとは限らない。ソースから外部端子までにはボンディングワイヤやリードがあり、さらに基板配線が続く。回路図では一本の線でも、電流が急に変わる瞬間にはインダクタンスによる電圧が生じる。

東芝の公開FAQは、この影響をソース経路のインダクタンスとドレイン電流の変化率の積で説明している。重要なのは電流の大きさだけでなく、どれほど短い時間に変化するかである。三端子構成でパワー電流とゲート駆動の帰路が一部を共有すると、その区間の電圧変動が駆動側にも入り込む。この共用部分を共通ソースインダクタンスと捉えると、問題の位置を特定しやすい。

四本目は、駆動の基準をチップ側へ戻す

ケルビンソース、あるいはドライバソースと呼ばれる端子は、主電流を運ぶパワーソースとは別の帰路を用意する。ドライバ出力からゲートへ向かい、ゲートを充放電した電流がドライバへ戻る経路と、ドレインからソースへ流れる電力側の経路を分けるのである。二つのソースはチップ側で接続されており、互いに絶縁された端子ではない。

ここで分けるのは、回路図上の電位名ではなく、実際に電流が通る導体である。同じ「ソース」という名前を持っていても、用途が異なる。図では青を駆動の帰路、赤を電力側の帰路として示した。四端子構成では、大電流が通る外側のソース経路を、駆動電圧の基準経路から外せる。追加端子を使わず従来の帰路に戻せば、その利点を十分には生かせない。

この仕組みを、単にGNDを二つに増やすことと混同してはいけない。例えばハイサイドのMOSFETでは、駆動の基準となるソース自体が回路動作に伴って動く。必要なのは大地や装置全体の固定電位を基準にすることではなく、そのMOSFETのソースを基準にゲート電圧を与えることである。ケルビンという言葉は、その基準へ至る経路を主電流から分ける工夫を指している。

速くなる理由と、残るサージを分ける

ロームの技術解説では、三端子構成のターンオン時に、ソースの寄生インダクタンスが内部の実効ゲート電圧を下げ、電流の立ち上がりを遅くする仕組みを示している。ターンオフ時には電流変化の向きが反転し、今度は内部ゲート電圧を下がりにくくする。ケルビンソースは、この主電流由来の帰還を減らすことで、駆動の指令を伝えやすくする。

その結果、電圧と電流が同時に大きい遷移期間を短くできれば、スイッチング損失の低減につながる。しかし、それは主電流のループからインダクタンスがなくなるという意味ではない。電源、配線、スイッチなどを通る電力ループは依然として存在し、速い電流変化によって電圧の跳ね上がりが生じ得る。

ロームは別の公開資料で、四端子パッケージによる高速化に伴い、三端子品よりサージが大きくなる場合を示している。これは同社が示した条件での例であり、四端子品なら必ず悪化するという法則ではない。低損失化とサージの抑制を別の設計課題として扱う必要がある、という読み方が適切である。

したがって、四端子化の成否を「速くなったか」だけで判断するのは早い。駆動への不要な帰還を減らした上で、必要な速度へ調整する自由度が得られた、と捉える方が設計に結びつく。これは最高速度を追う話ではなく、損失と電圧変動の関係を回路側で扱いやすくする話である。

端子を増やすだけでは接続は決まらない

実装では、ゲートドライバがどの点を電圧の基準としているかまで追う必要がある。ゲート線だけを短くしても、戻り道が大電流配線へ回り込めば、経路の分離は不十分になる。パッケージの端子配置と、ドライバの出力側電源・基準端子を一組として読むことが出発点である。絶縁型か非絶縁型か、駆動用と電力用の基準がどこでつながるかによって、利用できる接続は変わる。

ロームの接続方法アプリケーションノートは、ドライバソースとパワーソースの外部での直結や、ドライバソースの放置に注意を促している。直結すると、本来は駆動側に使う内部配線にも主電流が分流する可能性がある。同資料はドライバ構成別に接続例を分けており、「同じソースだからどこでも結べる」とは扱っていない。具体的な配線は採用する部品の資料に従って決めるべきである。

部品比較を、パッケージと駆動の比較へ広げる

三端子品から四端子品へ移る判断では、オン抵抗と定格電圧だけを並べても十分ではない。ドライバを配置する場所、駆動電源の基準、帰路の取り方、端子間の配線を合わせて見直す必要がある。四本目の追加は、部品表に端子が増えるだけの変更ではなく、チップと基板の間にある設計上の境界を変える。

この観点は、パッケージの価値を読む手掛かりにもなる。チップの性能を改善する開発と、端子や内部接続を改善する開発は別の仕事だが、最終的には同じ回路の動作へ合流する。カタログにある損失低減率を別の基板へそのまま移せないのは、帰路や駆動条件まで含む結果だからである。本稿では特定製品の低減率を一般値に置き換えず、複数社の資料で共通する経路の原理を整理した。

また、ケルビンソースがあるからといって、ゲート抵抗を一律に小さくする結論にはならない。どこまで高速化するかは、損失だけでなくサージや周辺回路への影響との兼ね合いで決める。同じチップでもパッケージと接続条件が異なれば、回路として引き出せる特性は変わる。材料の優位を製品の効率へつなぐ途中には、こうした実装の選択がある。

資料を読む際には、内部ソースから何本の経路が出ているか、主電流がどちらへ流れるか、ドライバの基準がどこへ戻るかを順にたどるとよい。最後に、電力ループ側に残る配線を確認する。ケルビンソースの役割は、この二つの経路を区別して初めて理解できる。端子数は入口であり、設計の要点は電流の戻り道にある。