最新記事へ
芯解説半導体技術

SEMICON SHINBUN / TECHNICAL NOTE

銅より抵抗率が高いRuが、なぜ微細配線の候補になるのか――散乱・断面積・工程で読む

バルクでは銅より抵抗率が高いルテニウムが、微細なローカル配線で候補になる理由を、電子散乱、バリア層が占める断面、セミダマシン工程の三つから読み解く。

セミコン芯聞 編集部 / 公開資料に基づく技術解説

配線材料を比べるとき、最初に見るのはバルクの抵抗率である。そこでは銅がルテニウム(Ru)より有利だ。それなのに、最先端ロジックの細いローカル配線ではRuが候補として研究されている。矛盾に見える理由は、配線が細くなると「金属そのものの抵抗率」だけでは決まらなくなるからである。電子がどこで散乱するか、導体に使える断面がどれだけ残るか、どの工程で形を作るかを順に見る。

FIG.01Cu vs Ru / NANOSCALE INTERCONNECT
微細Cu配線とRu候補配線の断面比較Cu配線ではバリアとライナーが導体断面を狭め、Ru候補配線では追加層を薄くして高い線を直接形成する考え方を示す。Cu DUAL-DAMASCENERu SEMI-DAMASCENE / CANDIDATEBARRIER + LINER REDUCE Cu AREAMORE CONDUCTOR AREA / HIGHER ASPECT RATIObulk抵抗率だけでなく、散乱・追加層・形成工程で比較する
同じ外形の配線で、追加層が導体断面に占める割合と電子散乱の違いを示す定性的な模式図。寸法・層厚・抵抗値は実製品を表さない。
01

バルクの順位は、細線でも同じとは限らない

ここで抵抗率と抵抗を分けておきたい。抵抗率は材料固有の性質として扱う量だが、一本の配線の抵抗は抵抗率に長さを掛け、断面積で割って決まる。微細化では断面積が小さくなるうえ、表面・粒界散乱によって抵抗率そのものも上がる。材料比較には、この二重の変化を入れる必要がある。

大きな金属の中では、電子は主に格子振動などによって散乱される。ところが配線幅が電子の平均自由行程に近づくと、電子が表面や結晶粒界へぶつかる割合が増え、実効的な抵抗率が上がる。慶應義塾大学とJSTなどの研究発表は、銅の平均自由行程を約39nmと説明し、微細化に伴うサイズ効果を次世代配線のボトルネックに挙げている。

Advanced Scienceの総説では、10nm幅のCu配線で表面・粒界散乱により抵抗率がバルク値の約10倍になる例が示される。ただし、この倍率はあらゆる配線にそのまま当てはまる定数ではない。表面粗さ、結晶粒の大きさと向き、周囲の材料、成膜条件で変わる。重要なのは、細線ではバルク抵抗率の表だけを見ても材料の優劣を決められないという点である。

Ruはバルク抵抗率ではCuに劣る一方、電子の平均自由行程が短く、寸法を縮めたときの抵抗率上昇が比較的小さい候補として評価される。理論と実験は一定寸法以下で順位が逆転する可能性を示すが、境界となる幅は構造と工程に依存する。上層の比較的太い配線まで一斉にRuへ替えるという意味でもない。「Ruなら常にCuより低抵抗」ではなく、「最も細い配線層では比較条件が変わる」と読むのが正確である。

02

配線の外形すべてをCuに使えるわけではない

Cuは周囲の絶縁膜へ拡散しやすく、密着性も考慮する必要がある。そのため実際のダマシン配線では、溝の内側に拡散防止用のバリアと成長を助けるライナーを設け、その内側をCuで満たす。配線の外形が細くなっても、保護層の厚さを同じ割合では減らせない。結果として、電流を流すCuの断面が急速に狭くなる。

総説が示す一例では、幅20nm・アスペクト比2の溝に3nm厚のTa/TaN構造を置くと、断面の3割超を追加層が占める。数字は特定条件の例だが、微細化ほど「枠」の比率が増える関係は理解しやすい。Ruは強い原子結合や拡散特性から、より薄いバリア、あるいはバリアを使わない構成の可能性が研究されている。外形が同じなら導体に使える断面を増やせることが、バルク抵抗率の不利を補う第二の理由になる。

ここでもバリアレスは完成済みの万能解ではない。絶縁膜との界面、密着、成膜の均一性、熱処理後の形状、ビアとの接続を含めて成立させる必要がある。材料名だけでなく、金属・界面・追加層を合わせた配線スタックとして比較しなければならない。

03

Ruは配線の作り方も変える

現在のCuデュアルダマシンでは、絶縁膜に溝とビアを作り、バリアとライナーを形成し、Cuを埋め込み、余分な金属をCMPで除く。imecが提案するRuセミダマシンは順序が異なる。まずRu膜を堆積し、必要な配線形状へ直接エッチングする。その後に配線間を絶縁材料で埋めるか、空隙を残し、上層へつながるビアを作る。

直接加工なら、細い線を高くする高アスペクト比化によって導体断面を確保しやすい。配線間にエアギャップを使えば容量を抑える余地もある。一方、細く高いRu線を倒さず、側壁を傷めず、線切れやブリッジを抑えて多層化するのは難しい。CuをRuへ置き換えるだけではなく、成膜、エッチング、洗浄、絶縁、ビア形成まで組み替える技術である。

配線の性能は抵抗だけでも決まらない。隣り合う配線との容量を掛けたRC遅延が信号伝搬を制限するため、線を高くして抵抗を下げると側面積が増え、容量が増える可能性がある。そこで低誘電率材料やエアギャップとの組み合わせが議論される。Ruという金属、線の縦横比、配線間の絶縁構造を別々に最適化しても、全体が速くなるとは限らない。

imecは2025年、16nmピッチ、線幅約8nmのRu線で低抵抗化を報告した。ただし抵抗目標を満たした構造は報告中40%であり、研究ラインの実証を量産採用と読み替えてはならない。imec自身も多層統合や欠陥機構などに研究課題が残ると説明している。

04

「次はRu」と一社に決め打ちしない

次世代配線の候補はRuだけではない。Cuを薄い新材料で延命する方法、Co、Mo、Ni、金属間化合物、配向を制御した膜などが並行して研究される。慶應義塾大学・JST・NIMSの2026年発表も、Ruの高配向化だけでなくNi、CoSn、PtCoO2を含む複数のアプローチを示した。どの材料が選ばれるかは、抵抗だけでなく成膜性、加工性、界面、供給、コスト、既存設備との整合で決まる。

産業を見るうえでは、材料メーカーだけでなく、前駆体、成膜装置、エッチング、洗浄、計測、設計ルールまで影響が広がる。プロセス技術者は細線の抵抗と欠陥を、材料技術者は結晶と界面を、回路・配線設計者はRC遅延と配線層の使い分けを見る。同じRuでも、職種によって問う変数が異なる。

記事を読んだ後に残したい問いは三つである。なぜバルク抵抗率だけでは極細線を比べられないのか。バリアとライナーが導体断面をどう削るのか。材料変更がなぜ配線形成工程の変更まで伴うのか。この三つを説明できれば、「CuからRuへ」という見出しを、物理・構造・製造の条件へ分解できる。

SRC

参照した公開資料

本文は以下の公開資料を出発点に、編集部が技術的な背景を整理したものです。

  1. 応用物理学会「2nm以降のロジックの配線技術と材料」(2023年6月1日公開、2026年10月10日確認)
  2. Advanced Science「Materials Quest for Advanced Interconnect Metallization in Integrated Circuits」(2023年、2026年10月10日確認)
  3. imec「Semi-damascene metallization: inflection point in back-end-of-line processing?」(2024年10月31日、2026年10月10日確認)
  4. imec「16nm pitch Ru lines with record-low resistance」(2025年6月3日、2026年10月10日確認)
  5. 慶應義塾大学・JST・NIMS「次世代1nmノード以降の半導体に向けた配線材料を開拓」(2026年6月1日、2026年10月10日確認)

本記事は記事末尾に掲げた公開資料のみを参照しています。特定企業・顧客の非公開情報は使用していません。