SiC MOSFET模式断面

SiC MOSFETの価値は、「新しい材料だから速い」という一言では説明できない。高い絶縁破壊電界がドリフト層の設計を変え、その結果として導通損失、チップ面積、スイッチング特性の関係が変わる。断面から追うと、材料特性がシステム効率へ届く道筋が見えてくる。

FIG.01SiC MOSFET / SCHEMATIC SECTION

SiC MOSFETの模式断面。層の厚さ、セル形状、寸法は実製品を表すものではない。

高耐圧を担うドリフト層

パワーMOSFETがオフしている間、主に電圧を受け持つのは低濃度のドリフト層である。SiCはSiより高い電界に耐えられるため、同じ耐圧ならドリフト層を薄く、かつ高濃度に設計できる。これが高耐圧領域でオン抵抗を大きく下げられる根本理由だ。

ただし、データシートの低いRDS(on)だけでシステム損失は決まらない。温度依存性、パッケージ抵抗、ゲート駆動条件、スイッチング時の寄生成分まで含めて評価する必要がある。

ゲートに正電圧を印加すると、ゲート酸化膜直下のPボディ表面にチャネルが形成され、ソースからN−ドリフト層へ電子が流れる。基本動作はSi MOSFETと同じだが、SiO₂/SiC界面の欠陥密度やチャネル移動度が設計上の重要課題になる。

セル構造にはプレーナ型とトレンチ型がある。トレンチ化はセル密度やチャネル抵抗に利点を持つ一方、酸化膜に加わる局所電界をどう抑えるかが信頼性設計の要点になる。

高速スイッチングは磁性部品や冷却系の小型化につながり得る。しかしdv/dtとdi/dtが上がれば、EMI、絶縁、ゲート発振、寄生ターンオンへの対策は難しくなる。SiCへの置き換えは部品交換ではなく、ゲートループとパワーループを含む回路・実装の再設計である。

SRC

本文は以下の公開資料を出発点に、編集部が技術的な背景を整理したものです。

本記事は記事末尾に掲げた公開資料のみを参照しています。特定企業・顧客の非公開情報は使用していません。