SEMICON SHINBUN / TECHNICAL NOTE
ファンアウトの「ウエハー」はシリコンなのか――チップを並べ直す理由と再配線
FOWLPの再構成ウエハーは、回路を作った元のウエハーとは役割が違う。チップ外へ端子を広げる理由から、樹脂封止、RDL、工程順序とパネル化の交換条件を読む。
セミコン芯聞 編集部 / 公開資料に基づく技術解説
ファンアウト・ウエハーレベル・パッケージング(FOWLP)では、完成したチップをいったん切り離し、間隔を空けて並べ直すことがある。回路を作るために整然と並んでいたものを、なぜ崩すのか。狙いはトランジスタを増やすことではなく、小さなチップの外へ配線と外部端子の場所を広げることである。ここでいう再構成ウエハーは、典型的にはチップと封止樹脂からなる加工用の集合体で、元の半導体ウエハーとは別物だ。ただし、支えとなる一時キャリアにはシリコンなどを使う場合もある。材料名、形、役割を分けると工程が見える。
小さくしたい回路と、縮めにくい外部端子が同居する
半導体チップの内部配線と、基板へ接続するはんだボールでは、扱う寸法も接続先も異なる。チップが小さくなっても、必要な電源・信号の本数や、基板実装側で扱える端子間隔が同じ比率で小さくなるとは限らない。チップ面積の内側だけで端子を配置するファンイン型では、外部接続を置ける領域が制約になる。
ASEの構造解説は、ファンアウトではチップの外形を越えて配線を伸ばし、周囲のモールド領域にも端子を配置できると説明する。アルバックも、RDLをチップと外部取り出し部を結ぶ再配線層として整理している。チップ内部の信号を、実装先が受け取れる位置へ引き直すことが中心であり、樹脂を足すだけで電気的につながるわけではない。
面積の意味は簡単な仮定で確かめられる。4mm角のチップに対し6mm角のパッケージ領域を使えば、平面積は16から36平方mmへ広がる。これは製品値ではなく編集部の幾何学例である。使える端子数が2.25倍になるという予測でもない。配線の通り道、端部の余白、電源配置などがあるため、面積の増分と端子数は別に設計する必要がある。
元のウエハー、キャリア、再構成体を分ける
元のウエハーは、トランジスタやチップ内配線を作り込んだ半導体材料の円盤である。個片化すれば、そこから複数のダイが得られる。対して一時キャリアは、ダイを並べたり薄い構造を加工したりする間の支持体であり、完成品に残すことが目的とは限らない。再構成ウエハーは、その上へ配置したダイを樹脂などでまとめ、一括処理できる形にしたものを指す。
Fraunhofer IZMは、再構成したモールドウエハーと薄膜RDLの組み合わせをFOWLPの核と説明している。外周が円形だからといって、全体が一枚の単結晶シリコンに戻ったわけではない。ダイの間にできた領域は追加のトランジスタを作る場所ではなく、主にパッケージの配線や部品配置へ使う場所である。
したがって、断面図の『Si』が何を表すかも確認したい。機能を持つダイなのか、加工中だけ使うキャリアなのか、残る接続用部材なのかで意味が変わる。ASEは樹脂以外の材料へダイを埋め込む構成も紹介しており、ファンアウトを『どんな構造でもシリコンを一切使わない方式』と定義するのは正確でない。本稿の図は、樹脂へダイを埋め込む一例に限定している。
並べ直す工程と、配線を引く工程は別である
分かりやすい例が、先にダイを置くチップファーストのモールドファースト工程である。一時キャリア上へ間隔を設けてダイを配置し、モールド材でまとめる。その後、接続面を扱える状態にして、絶縁膜と金属配線を形成し、ダイのパッドから外部端子へつなぐ。キャリアの取り外しや研削をどこへ置くかは、ダイの向きや工程設計によって違う。
RDLには金属の線だけでなく、線を隔てる絶縁層と、層間をつなぐ開口や接続がある。再配線を多層化すれば交差や引き回しの選択肢を増やせるが、必要な配線長、層数、端子配置まで設計しなければならない。端子を外へ広げることと、信号を遠くまで引く負担を小さくすることは、同時に満たすべき条件である。
最後には外部接続用の端子を作り、集合体からパッケージを切り出す。円盤で一括加工したからといって、製品まで円形になるのではない。元のダイを切り出す工程と、配線済みのパッケージを切り出す工程が別にある点が、元のウエハーへ直接処理する説明との重要な違いになる。
RDLを先に作ると、位置合わせの問題を置く場所が変わる
すべてのファンアウトが、樹脂に埋めた後で配線を作るわけではない。SEMIの2018年の技術解説は、ダイを先に搭載する方式と、RDLを先に形成してからダイを搭載する方式を区別している。Fraunhofer IZMの現行技術案内にも両方式が示される。ファンアウトは配線を広げる構造の呼び方であり、工程順序を一つに固定する名前ではない。
モールドファーストでは、封止中や封止後にダイの位置が動くと、後から作る微細配線と端子の位置を合わせにくくなる。imecの公開解説はこのダイシフトを課題として挙げている。一方、RDLファーストは先に作った配線へダイを接続するため、組立時の位置合わせや接続の作り方を中心に工程を組む。どちらかが位置精度の問題を消すわけではなく、管理すべき境界が変わる。
工程資料を見るときは、ダイを置く時点、樹脂を固める時点、最初のRDLを作る時点を印で追うとよい。チップの表裏が反転する工程もあるため、図の上下だけで順序を判断しない。この見方なら、名称が似た複数の製法を、製品の優劣へ早急に置き換えずに比較できる。
パネル化は面積の選択であり、自動的なコスト低下ではない
再構成体を円形で扱う代わりに、四角い大面積パネルで扱うのがファンアウト・パネルレベル・パッケージングの方向である。Fraunhofer IZMは、大面積のモールド埋め込みとパネル化を開発対象としている。四角い製品を並べる領域の使い方や、一括処理の単位を変えられるが、元の回路ウエハーを四角く育て直す話ではない。
大きな集合体へ移ると、同じ搬送・保持・露光条件をそのまま使えるとは限らない。SEMIの資料は、パネルの寸法が容器の大きさや重量、装置の受け渡し口、搬送能力へ影響すると説明する。これは2018年時点の標準化上の論点であり、現在も寸法が一切決まっていないという主張ではない。処理面積だけでなく、材料、位置合わせ、装置との整合まで必要になるという読み方ができる。
方式名より、何を広げて何を接続するかを読む
一つの小さなダイから端子を引き出す構成も、複数ダイや受動部品をまとめる構成も考えられる。したがってファンアウトとチップレットは同義ではない。前者はパッケージ配線の展開、後者は機能を複数のダイへ分ける設計の考え方であり、組み合わせることはできる。ハイブリッドボンディングも接合面の方式という別の軸になる。
資料では、①元のダイと加工用キャリアの境界、②配線がダイ外へ出る領域、③ダイ配置とRDL形成の順序、④最終製品に残る層を順に確かめたい。薄い、速い、安いという比較は、その後で対象製品と条件をそろえて読む。『ウエハーレベル』の一語を材料名だと思わず、どの集合体を、どの工程でまとめて扱うかへ翻訳することが理解の入口である。
参照した公開資料
本文は以下の公開資料を出発点に、編集部が技術的な背景を整理したものです。
- Fraunhofer IZM『Fan-out Wafer- Panel Level Packaging』研究機関技術解説(再構成モールド体、薄膜RDL、パネル化。公開日記載なし、2026年10月31日確認)
- Fraunhofer IZM『Fan-Out Wafer Level Packaging』研究機関技術案内(Chip-1stとRDL-1stの区別。公開日記載なし、2026年10月31日確認)
- アルバック『ファンアウトパッケージ向けプロセス』企業技術解説、2021年10月28日公開・2025年10月2日更新表示(RDLと外部取り出し部。2026年10月31日確認)
- SEMI『Fan-Out Wafer LevelやPLP技術への標準化活動の具体的な取り組み状況』業界団体解説、2018年4月18日(工程呼称とパネル搬送の論点。現行規格本文としては使用しない。2026年10月31日確認)
- ASE『Fan-Out Packaging』企業技術解説(ファンインとの配置差、工程と材料の構成例。公開日記載なし、2026年10月31日確認)
- imec『A new approach to fan-out wafer-level packaging』研究機関技術解説、2019年6月6日(モールド材の役割、二つの工程順序、ダイシフト。個別実証の性能数値は一般化しない。2026年10月31日確認)
本記事は記事末尾に掲げた公開資料のみを参照しています。特定企業・顧客の非公開情報は使用していません。