FD-SOIは絶縁膜の下からどう制御する？――バックバイアスとしきい値の関係

薄いシリコンとBOXを、二つの層として読む

SOIはSilicon On Insulator、すなわち絶縁層の上にシリコンを置く構造を指す。埋込み酸化膜はBuried Oxideを略してBOXと呼ばれる。回路を作る上側のシリコンと、下側の支持基板を隔てる層であり、上側のゲート絶縁膜とは位置も役割も異なる。断面図に酸化膜が二か所あれば、どちらがBOXかを先に確かめたい。

FDはFully Depleted、完全空乏型を意味する。ここでは、薄いシリコン膜の厚さ方向全体まで空乏化が及ぶようにした構造を考える。『完全空乏』は、オン状態でも電流が流れないという意味ではない。上のゲートでチャネルを作り、ソースとドレインの間に電流を流すMOSFETである点は変わらない。

STの技術解説は、薄いボディと薄いBOXを組み合わせたUTBB構造を説明している。CEA-LetiのUTSOI解説も、薄いシリコン膜の表側と裏側の電位が結び付くことを、モデルの重要な要素としている。SOIならすべて同じ強さでバックバイアスが効くのではなく、膜厚や素子構成が効き方を変える。

絶縁するのは電流であり、電界ではない

通常のMOSFETでも、ゲートは絶縁膜を介してチャネルを制御する。主電流がゲート絶縁膜を通り抜ける必要はない。電圧を加えると絶縁膜を挟んだ電界と電荷の状態が変わり、半導体表面に電子や正孔を集める条件が変わる。電気的に絶縁されていることと、電界による影響がないことは別である。

FD-SOIのバックゲートは、この考え方をBOXの下側にも持つ。下側の領域へ加える電圧が、BOXを介して薄いシリコン膜の電位に影響し、上側のゲートがチャネルを作る条件を動かす。背後からソースへ電流を注入するのではない。本図の点線は電界による結合、横線は主電流の経路として描き分けた。

BOXを挟んだ構造には容量もある。バイアスを切り替える際には、接続された領域の電荷を動かす必要があり、制御回路の負担がなくなるわけではない。また、絶縁膜があるからどんな電圧でも許される、という結論にはならない。使用できる範囲はプロセスの設計ルールに従う。

同じゲート電圧でも、しきい値が変われば電流が変わる

しきい値電圧は、チャネルが形成されて電流が増え始める条件を表す指標である。ここではNチャネル素子を例にする。同じゲート・ソース間電圧VGSなら、しきい値を下げる方向の制御でオン電流を増やしやすくなる。一方、ゲートをオフ側に置いたときのサブスレッショルド漏れも増える方向になる。

この速度側へ寄せる操作がフォワード・バックバイアス、FBBである。逆に、しきい値を上げて漏れを減らす側がリバース・バックバイアス、RBBとなる。STの2016年の技術カタログは、FBBの駆動電流と漏れの交換関係、RBBの漏れ低減と性能低下を明記している。両方を同じ条件で無制限に改善する機能ではない。

本図はNチャネルの電流特性が動く方向だけを示す定性的な図で、測定値や改善率ではない。Pチャネルでは電圧の極性が異なり、ウェル構成でも端子条件が変わる。FBBという名前を『すべての端子に正電圧を加える』という配線手順へ置き換えず、対象素子と基準電位を確認する必要がある。

VDDを下げる操作とは、別のつまみである

回路の電源電圧VDDは、主な充放電のための電圧差を決める。バックバイアスは、トランジスタのしきい値を動かす。両者は回路性能へ影響するが、同じ操作ではない。VDDを下げたときに遅くなりやすい回路を、しきい値調整で必要な速度へ近づけるという組み合わせも考えられる。

動的な充放電電力の基本的な関係は、活動率、容量、周波数が同じならVDDの二乗に比例する。説明用に電圧を元の0.8倍へ変えると、その項は0.64倍になる。ただし、これは代数上の仮定であり、特定のFD-SOI製品が総電力を36％削減できるという値ではない。漏れや制御回路の消費、達成できる周波数は別に考える。

主電流をチップの裏面側の配線から届ける裏面電力供給とも目的が異なる。そちらは電源の経路や抵抗を変える配線技術であり、本稿のバックバイアスはBOX越しの電位制御である。同じ『バック』でも、何を運び、どの領域へ接続するのかを分けて読むと混同を避けられる。

動的に使うには、制御回路と切り替え単位が要る

バイアスを必要に応じて変えるには、電圧を発生・調整する回路と制御方針が必要になる。製造後のばらつきや温度変化に応じて調整する考え方が、適応型ボディバイアス、ABBである。GFとDolphin Integrationの2019年の発表は、電圧調整、状態の監視、制御ループを組み合わせる実装を紹介している。これは特定の基盤の説明であり、全製品に同じIPが入るという意味ではない。

回路として扱った論文の事例として、Di Mauroらの2020年の研究は、28nm UTBB FD-SOIの計算クラスタで、動作状況を捉える回路とバイアス発生器を組み合わせた実行時制御を扱う。本稿ではその構成を参照し、論文中の削減率を別のSoCへ移してはいない。必要な監視や制御は、得たい効果と合わせて設計する項目になる。

どの回路を一緒に調整するかも重要である。同じバイアス領域に属する回路は、独立した一個ずつのつまみを持つとは限らない。領域の分割、配線、発生器の面積と電力、電圧が落ち着くまでの時間を考える必要がある。短い待機時間のたびに切り替える方が必ず得だ、とは決められない。

設計資料では、効率の数字より先に条件をそろえる

技術資料を読む際は、まず上側のゲートとBOX下の制御領域を見分け、次にしきい値をどちらへ動かすかを確かめる。その後、同じVDDで速度を比較しているのか、同じ速度で電力を比較しているのかを読む。待機中心の回路と動作中心の回路では、漏れと充放電電力の重みが違うため、同じバイアス設定が最適とは限らない。

FD-SOIの意味は、製造時に選んだ素子の性質へ、運用時に調整できる変数を加えられる点にある。素子側は薄膜とBOX、回路側はライブラリとバイアス領域、システム側は負荷と電源管理をつなぐ。絶縁膜を電流が通らなくても電界は制御に使える、という一点から、材料構造が回路の選択へ届く道筋を説明できる。