半導体技術
3D NANDの「層」は何を数えるのか――HBMのダイ積層と違う、縦型セルの作り方
3D NANDのセル層数、パッケージ内のダイ枚数、TLC・QLCは別の容量軸である。縦型チャネルと一括加工から、層を増やす意味と製造上の難しさを整理する。
READARCHIVE / ALL STORIES
記事一覧
速報の量ではなく、あとから読み返せる技術的な意味と産業的な文脈を蓄積します。
半導体技術
7 ARTICLES半導体技術
銅より抵抗率が高いRuが、なぜ微細配線の候補になるのか――散乱・断面積・工程で読む
バルクでは銅より抵抗率が高いルテニウムが、微細なローカル配線で候補になる理由を、電子散乱、バリア層が占める断面、セミダマシン工程の三つから読み解く。
READ半導体技術
ハイブリッドボンディングはなぜバンプをなくすのか――微細接続を支える表面と位置合わせ
Cuと絶縁膜を同時に直接接合するハイブリッドボンディングを、短い配線の利点だけでなく、平坦化・清浄度・位置合わせ・歩留まりの条件から読み解く。
READ半導体技術
EUV露光はなぜ鏡と真空を使うのか――13.5nm光をウエハーへ届ける仕組み
EUVは短い波長だけで微細化を実現するわけではない。スズプラズマ、真空、反射型マスク、多層膜ミラーを通して光を届ける設計を読み解く。
READ半導体技術
GAAナノシートはFinFETの何を変えるか――ゲート制御と設計自由度を読む
チャネルを四方から囲むGAAナノシート。FinFETとの構造差、電流を調整する設計自由度、量産で増える工程課題を整理する。
READ半導体技術
電源配線をウエハーの裏側へ――バックサイド電力供給が微細化を支える理由
信号と電源の混雑を分離するBSPDNの構造、製造フロー、IRドロップ低減の意味と、薄化・熱・反りまでを整理する。
READ半導体技術
量子コンピュータの「配線の壁」を超えるか──VTT発・超伝導トランジスタの狙い
極低温で制御と読み出しを担う「量子マザーボード」構想。技術的な意味と、量産までに残る論点を整理する。
READ